PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-162402

(43)Date of publication of application: 20.06.1997

(51)Int.CI.

H01L 29/78 H01L 21/336 H01L 21/8238 H01L 27/092

(21)Application number: 07-346384

(71)Applicant:

RICOH CO LTD

(22)Date of filing:

(72)Inventor:


ITSUSHIKI KAIHEI

(54) MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent deterioration of a device by solving a problem such as short channel effects, etc.

SOLUTION: A gate electrode 307 is formed, and then, with it as a mark, an N- area 309 is farmed by arsenic ion implantation. A silicon nitride film is accumulated into the thickness of about 10nm, and etched back for forming the first side wall 308, and with it as a mask, an N-type area 311 is formed by arsenic ion implantation. A silicon oxide film is accumulated into the thickness about 100nm, and etched back far forming the second side wall 310, and with it as a mask, a N+ area 312 is farmed by arsenic ion implantation. And then, with heat treatment at about 850° C, the implanted arsenic is diffused and activated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11)特許出願公開番号

特開平9-162402

(43)公開日 平成9年(1997)6月20日


HOIL 29/78 301 L 21/336 21/8238 27/092 審査請求 未請求 請求項の数7 F (21)出願番号 特願平7-346384 (71)出願人 00006747 株式会社リコー東京都大田区中馬込1丁目3 (72)発明者 一色 海平東京都大田区中馬込1丁目3会社リコー内 (74)代理人 弁理士 野口 繁雄	技術表示箇別
(21) 出願番号 特願平7-346384 (71) 出願人 000006747 株式会社リコー 東京都大田区中馬込1丁目3 (72) 発明者 一色 海平 東京都大田区中馬込1丁目3 会社リコー内	
株式会社リコー 東京都大田区中馬込1丁目3 (72)発明者 一色 海平 東京都大田区中馬込1丁目3 会社リコー内	D (全9頁
22)出願日平成7年(1995)12月11日東京都大田区中馬込1丁目3(72)発明者一色 海平東京都大田区中馬込1丁目3会社リコー内	
東京都大田区中馬込1丁目3 会社リコー内	3番6号
	3番6号 株式
	e e e e
	•

(54) 【発明の名称】MOS型半導体装置とその製造方法

(57)【要約】

【課題】 ショートチャネル効果その他の問題を解決 し、デバイス劣化を防ぐ。

【解決手段】 ゲート電極307を形成し、それをマス クとして砒素イオン注入によりN 領域309を形成す る。シリコン窒化膜を約10mmの厚さに堆積し、エッ チパックを行なって第1のサイドウォール308を形成 し、それをマスクとして砒素イオン注入によりN型領域 311を形成する。シリコン酸化膜を約100nmの厚 さに堆積し、エッチパックを行なって第2のサイドウォ ール310を形成し、それをマスクとして砒素イオン注 入によりN'領域312を形成する。その後、約850 ℃での熱処理により、注入した砒素を拡散、活性化させ



【特許請求の範囲】

【請求項1】 半導体基板表面で素子分離用の絶縁膜に より分離された素子形成領域で、チャネル領域上にゲー ト絶縁膜を介してゲート電極が形成されているMOS型 半導体装置において、

ゲート電極の側面にサイドウォールが形成されており、 そのサイドウォールはゲート電極に接する膜厚10~5 0 nmの耐酸化性絶縁膜からなる第1のサイドウォール ٤,

その第1サイドウォールに接してその外側に形成された 10 膜厚100~150nmのシリコン酸化膜又はシリコン 膜からなる第2のサイドウォールとから構成されている ことを特徴とするMOS型半導体装置。

【請求項2】 このMOS型半導体装置がNチャネル型 であり、ソース領域とドレイン領域は、ゲート電極端か ら離れゲート電極からみて第2のサイドウォールの外側 の端付近から外側の位置に形成された高不純物濃度の第 1のN型拡散層と、

第1のN型拡散層に接してチャネル領域側に形成され、 第1のN型拡散層よりも低不純物濃度の第2のN型拡散 20 層と、

第2のN型拡散層に接してさらにチャネル領域側でゲー ト電極端の位置まで伸びて形成され、第2のN型拡散層 よりもさらに低不純物濃度の第3のN型拡散層とからな る請求項1に記載のMOS型半導体装置。

【請求項3】 このMOS型半導体装置がPチャネル型 であり、ソース領域とドレイン領域は単一の不純物拡散 層からなり、ソース領域とドレイン領域の端部はゲート 電極端から離れた位置に形成されており、ソース領域と ドレイン領域の端部とゲート電極端の間のゲート酸化膜 上には前記第1、第2のサイドウォールが位置している 請求項1に記載のMOS型半導体装置。

【請求項4】 このMOS型半導体装置がCMOSであ

ソース領域とドレイン領域がゲート電極端から離れゲー ト電極からみて第2のサイドウォールの外側の端付近か ら外側の位置に形成された高不純物濃度の第1のN型拡 散層、第1のN型拡散層に接してチャネル領域側に形成 され、第1のN型拡散層よりも低不純物濃度の第2のN 型拡散層、及び第2のN型拡散層に接してさらにチャネ 40 ル領域側でゲート電極端の位置まで伸びて形成され、第 2のN型拡散層よりもさらに低不純物濃度の第3のN型 拡散層からなるNチャネル型MOSFETと、

ソース領域とドレイン領域が単一の不純物拡散層からな り、ソース領域とドレイン領域の端部はゲート電極端か ら離れた位置に形成されており、ソース領域とドレイン 領域の端部とゲート電極端の間のゲート酸化膜上には前 記第1、第2のサイドウォールが位置しているPチャネ ル型MOSFETとを含んでいる請求項1に記載のMO S型半導体装置。

【請求項5】 以下の工程(A)から(F)を含むNチ ャネルMOS型半導体装置の製造方法。

(A) 半導体基板上にゲート絶縁膜を介してゲート電極 を形成する工程、(B)ゲート電極をマスクとして基板 に低濃度N型拡散層を形成する条件でN型不純物をイオ ン注入する工程、(C)ゲート電極上から基板全面に膜 厚10~50nmの耐酸化性絶縁膜を形成し、エッチバ ックを施してゲート電極の側面に第1のサイドウォール を形成する工程、(D)ゲート電極及び第1のサイドウ ォールをマスクとして基板に前記N型拡散層よりは高濃 度のN型拡散層を形成する条件でN型不純物をイオン注 入する工程、(E)ゲート電極上から基板全面に膜厚5 0~100nmのシリコン酸化膜又はシリコン膜を形成 し、エッチバックを施して第1のサイドウォールの側面 に第2のサイドウォールを形成する工程、(F)ゲート 電極、第1のサイドウォール及び第2のサイドウォール をマスクとして基板に前記両N型拡散層よりも高濃度の N型拡散層を形成する条件でN型不純物をイオン注入す る工程。

【請求項6】 以下の工程(A)から(D)を含むPチ ャネルMOS型半導体装置の製造方法。

(A) 半導体基板上にゲート絶縁膜を介してゲート電極 を形成する工程、(B)ゲート電極上から基板全面に膜 厚10~50nmの耐酸化性絶縁膜を形成し、エッチパ ックを施してゲート電極の側面に第1のサイドウォール を形成する工程、(C)ゲート電極上から基板全面に膜 厚50~100nmのシリコン酸化膜又はシリコン膜を 形成し、エッチパックを施して第1のサイドウォールの 側面に第2のサイドウォールを形成する工程、(D)ゲ ート電極、第1のサイドウォール及び第2のサイドウォ ールをマスクとして基板にP型不純物をイオン注入する 工程。

【請求項7】 以下の工程(A)から(G)を含むCM OS半導体装置の製造方法。

(A) 半導体基板上にゲート絶縁膜を介してゲート電極 を形成する工程、

(B) PチャネルMOSFETとなる領域を第1のレジ ストでマスクし、NチャネルMOSFETとなる領域に 対して、ゲート電極をマスクとして基板に低濃度N型拡 散層を形成する条件でN型不純物をイオン注入する工

(C) 第1のレジストを除去した後、ゲート電極上から 基板全面に膜厚10~50nmの耐酸化性絶縁膜を形成 し、エッチバックを施してゲート電極の側面に第1のサ イドウォールを形成する工程、

(D) PチャネルMOSFETとなる領域を第2のレジ ストでマスクし、NチャネルMOSFETとなる領域に 対して、ゲート電極及び第1のサイドウォールをマスク として基板に前記N型拡散層よりは高濃度のN型拡散層

を形成する条件でN型不純物をイオン注入する工程、

1

50

(E) 第2のレジストを除去した後、ゲート電極上から 基板全面に膜厚50~100 nmのシリコン酸化膜又は シリコン膜を形成し、エッチパックを施して第1のサイドウォールの側面に第2のサイドウォールを形成する工程、

(F) PチャネルMOSFETとなる領域を第3のレジストでマスクし、ゲート電極、第1のサイドウォール及び第2のサイドウォールをマスクとして基板に前記両N型拡散層よりも高濃度のN型拡散層を形成する条件でN型不純物をイオン注入する工程、

(G)前記工程(E)と(F)の間、又は工程(F)の後で、NチャネルMOSFETとなる領域を第4のレジストでマスクし、ゲート電極、第1のサイドウォール及び第2のサイドウォールをマスクとして基板にP型不純物をイオン注入する工程。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はMOS型半導体装置とその製造方法に関するものである。

[0002]

【従来の技術】半導体装置の高集積化に伴ない、それを構成するMOSFETも微細化されてきている。素子が微細化されるに伴なって生じる問題点の1つは、ショートチャネル効果によるホットキャリア劣化の問題である。このホットキャリア対策としては、N型低濃度不純物拡散層(N 領域)をゲート電極の側面のサイドウォール(側壁)直下に備えたLDD(Lightly doped drain)構造が採用され、効果を挙げている。ところが、ゲート長が1μmを下回るようなMOSFETでは、LDD構造を採用しても十分な効果が得られなくなってきて 30いる。

【0003】LDD構造における問題の1つとして、LDD構造を形成するために必要なサイドウォールとして使用されているシリコン酸化膜の品質が、ゲート酸化膜に使われるシリコン熱酸化膜に比べてよくないことに起因するデバイス特性の劣化がある。このため、サイドウォール直下のN領域で発生したホットキャリアがサイドウォール膜中に捕らえられ易くなり、その捕獲キャリアの影響や界面準位の生成によりN領域の抵抗が増加する。そのため、相互コンタクダンス(Gm)が大きく劣化し、十分な駆動能力が得られないという問題が出てきている。

【0004】また、サイドウォールの酸化膜から酸素が供給され易いため、図1に示されるようなゲートパーズビーク205が発生し、デバイス特性が劣化するなどの問題も発生している。図1で、204はゲート酸化膜、202はゲート電極である。基板のチャネル領域を挟んでLDD構造の拡散層が形成されており、207は高濃度不純物拡散層、208は拡散層207に接しチャネル側に形成された低濃度不純物拡散層である。203はL

DD構造を形成するために使用されたサイドウォールであり、ゲート酸化膜 204の両端部はサイドウォール 203から酸素が供給されて酸化が進み、ゲートバーズビークとなっている。

【0005】他の問題点として、図2に示されるように、埋込みチャネル型PチャネルMOSFETでは、表面チャネル型であるNチャネルMOSFETに比べてショートチャネル効果によるしきい値電圧の低下が著しく、実効チャネル長を確保することが重要になってきている。図2はゲート長に対するしきい値電圧の変化を示したものであり、N型ゲートタイプのPチャネルMOSFETは埋込みチャネル型であり、ゲート長0.5μm以下になると短チャネル効果によってしきい値電圧が低下している。

【0006】ところで、PチャネルMOSFETでは拡散係数の大きいポロンを不純物として使用するため、不純物拡散領域を厳密に制御することが難しい。熱工程によって拡散領域長が決まってしまうため、NチャネルMOSFETの構造的なパランスをとることが困難である。このパランスを取るためには、NチャネルMOSFETとPチャネルMOSFETのそれぞれのチャネルドープ量の最適化や、パンチスルーストッパのためのドーズ量の最適化、さらに熱工程の工夫などにより不純物プロファイルの最適化を図る必要があるが、工程設計が複雑になり、工程管理も厳密になるなどの問題が生じてくる。

【0007】このような問題を解決するための1つの方法として、PチャネルMOSFETのゲート電極の導電型をP型にして表面チャネル型PチャネルMOSFETとし、NチャネルMOSFETとのパランスをとる方法が知られている。しかし、その方法は、LSIの基本構造であるCMOS構造を作成したときに、ゲート電極間にPN接合ができてしまうなどの問題があり、実用的な技術にはなっていない。

【0008】本発明の第1の目的は、このような問題点を解決するためになされたものであり、ショートチャネル効果や従来のLDD構造がもつ問題点を解決し、デバイス劣化を防止できるLDD構造を提供することである。本発明の第2の目的は、NチャネルMOSFETとPチャネルMOSFETで構成されたCMOSFET素子の実効チャネル長をそれぞれ独立に設計できるMOSFET構造を提供するものである。

[0009]

40

50

【課題を解決するための手段】本発明のMOS型半導体装置は、ゲート電極の側面にサイドウォールが形成されてたものであり、そのサイドウォールはゲート電極に接する膜厚10~50nmの耐酸化性絶縁膜からなる第1のサイドウォールと、その第1サイドウォールに接してその外側に形成された膜厚100~150nmのシリコン酸化膜又はシリコン膜からなる第2のサイドウォール

5

とから構成されている。

【0010】本発明のNチャネルMOS型半導体装置の構成は、ソース領域とドレイン領域が高不純物拡散層及び各々の拡散層に接合されてチャネル領域側に形成されている低不純物濃度拡散層を有するLDD構造である。そしてそのLDD構造を形成するために使用されたサイドウォールが、上記のように、耐酸化性の絶縁膜で形成されたゲート電極に接する厚さ10~50nmの第1のサイドウォールを含むものである。このため、ゲート酸化膜への酸素の侵入を遮断でき、ゲートバーズビークの10発生を防止することができる。

【0011】サイドウォールが第1のサイドウォールと第2のサイドウォールとを含むことから、LDD構造はゲート電極端から離れゲート電極からみて第2のサイドウォールの外側の端付近から外側の位置に形成された高不純物濃度の第1のN型拡散層と、第1のN型拡散層に接してチャネル領域側に形成され、第1のN型拡散層よりも低不純物濃度の第2のN型拡散層と、第2のN型拡散層に接してさらにチャネル領域側でゲート電極端の位置まで伸びて形成され、第2のN型拡散層よりもさらに低不純物濃度の第3のN型拡散層とからなる構造とすることができる。

【0012】そのようなLDD構造を形成するには、ゲート電極をマスクとして低不純物濃度拡散層を形成し、ゲート電極の側面に第1のサイドウォールを形成した後、さらに第1のサイドウォールをマスクとして不純物イオンを注入し、中濃度の不純物層を形成する。さらにシリコン酸化膜又はシリコン膜を堆積し、エッチバックを施して第2のサイドウォールを形成し、これをマスクとして不純物イオンを注入して高濃度不純物拡散層である。第2のサイドウォールの厚さはドレイン近傍での電界緩和のために必要であり、ゲート長が0.5μm 程度のMOSFETでは少なくとも50nmは必要である。

【0013】以上のように、ゲート電極、第1のサイドウォール、第2のサイドウォールをそれぞれマスクとしてイオン注入を行ない、チャネル領域から高濃度不純物拡散層までの不純物濃度を徐々に濃くすることができ、低濃度領域でのホットキャリア発生によるデバイス劣化を防ぐことができる。

【0014】本発明のPチャネルMOS型半導体装置の構成は、ソース領域とドレイン領域が単一の不純物拡散層からなり、ソース領域とドレイン領域の端部はゲート電極端から外側に離れた位置に形成されており、ソース領域とドレイン領域の端部とゲート電極端の間のゲート酸化膜上には第1、第2のサイドウォールが位置しているものである。このとき、第1のサイドウォールと第2のサイドウォールの合計厚さは、ボロンの拡散を考慮したが必要であり、少なくとも次の表1に示す拡散量を考慮しなければならない。表1は、BF,注入による

ボロンの横方向の広がり量を示したものであり、ドーズ 量は1×10''/cm'、熱処理は850℃で30分で ある

[0015]

【表1】

注入エネルギー	広がり量
15KeV	50 nm
30KeV	110nm
50KeV	150nm

【0016】ここで、注入エネルギー15 KeV、850℃の熱処理を考えると、ゲート電極とソース、ドレイン領域とのオフセット量は少なくとも50 n mが必要になる。つまり、設計上のチャネル長は単純に(ゲート電極下のチャネル長+50 n m×2)と考えることができる。

【0017】また、N'ゲートタイプのNチャネルMO S F E T 及び P チャネルMO S F E T のショートチャネル効果(しきい値電圧の低下傾向)は、図2 に示されるように、P チャネルMO S F E T で著しい。しかし、本発明の構成とすることにより、サイドウォールオフセット構造となり、約 $0.1~\mu$ m実効チャネル長を大きくできるため、短チャネル効果によるデバイス特性劣化を防ぐことができる。

【0018】本発明のPチャネルMOS型半導体装置は、第1のサイドウォールと第2のサイドウォールを形成した後に、ゲート電極、第1のサイドウォール及び第2のサイドウォールをマスクとして基板にP型不純物をイオン注入して形成される。本発明のCMOS型半導体装置は、上記のNチャネルMOS型半導体装置とPチャネルMOS型半導体装置とを含んだものである。

[0019]

【実施例】

40

50

【実施例1】図3により本発明をNチャネルMOSFE Tに適用した実施例を製造方法とともに示す。

(A) P型シリコン基板301の表面に形成されたP型ウエル302の表面に、素子分離用のフィールド酸化膜303によって島状に分離された素子形成領域306を形成する。ドライ熱酸化処理を施して素子形成領域306のシリコン基板301上にゲート酸化膜304を約10nmの厚さに成長させ、さらにその上に多結晶シリコン膜305を熱酸化膜の全面に約200nmの厚さに堆積する。その後、砒素イオンを多結晶シリコン膜305の全面に10KeV、5×10"/cm"の条件で注入し、続いて約800℃の熱処理によって砒素イオンを多結晶シリコン膜305中に拡散させ、活性化させる。な

を形成する。その後、コンタクトホールの開口、及び配線314の形成工程を経てNチャネルMOSFETが完成する。

お、この実施例ではノンドープの多結晶シリコン膜を堆積した後にイオン注入を行なってN型にしているが、砒素などをドープした多結晶シリコン膜を堆積するようにしてもよい。

[0024]

【0020】 (B) 次に、多結晶シリコン膜305とゲ ート酸化膜304を写真触刻法を用いてパターン化し、 ゲート電極307を形成する。ゲート電極307及びフ ィールド酸化膜303をマスクとしてN型不純物イオン である砒素を30KeV、1×10''/cm'の条件で 注入し、N 領域309を形成する。次に、基板全面に CVD法などの方法で耐酸化性の材料であるシリコン窒 化膜を約10nmの厚さに堆積し、RIE(反応性イオ ンエッチング)などの方法でエッチバックを行なって厚 さ約10nmの第1のサイドウォール308を形成す る。なお、本実施例では耐酸化性膜としてシリコン窒化 膜を用いたが、耐酸化性の材料であればこれに限るもの ではない。ここで、ゲート電極側面を耐酸化性のサイド ウォール308で被覆したことで、外部からゲート酸化 膜304への酸素の供給を遮断することができるため、 ゲートパーズビークが発生せず、デバイス特性を劣化さ せることがなくなる。

【実施例2】図4により本発明をPチャネルMOSFETに適用した実施例を製造方法とともに示す。

【0021】 (C) 続いて、ゲート電極 307、第1の サイドウォール308及びフィールド酸化膜303をマ スクとしてN型不純物イオンである砒素を40KeV、 3×10''/cm'条件で注入し、N型領域311を形 成する。次に、基板全面にCVD法などの方法でシリコ ン酸化膜を約100nmの厚さに堆積し、RIEなどの 方法でエッチパックを行なって厚さ約100nmの第2 のサイドウォール310を形成する。なお、本実施例で はシリコン酸化膜を用いたが、多結晶シリコンなどのシ リコン膜であってもよい。シリコン酸化膜又はシリコン 膜のサイドウォールを形成することで、シリコン基板へ の応力を軽微にすることができる。第1と第2のサイド ウォールの合計膜厚は2層のN型不純物層309と31 1の幅D(同図(D)参照)に該当し、その2層のサイ ドウォールの膜厚は電源電圧や注入条件によって異なる が、150 nmを越えるとデパイスの微細化に反するこ とになり、実用的な値とは言えなくなる。

(A) P型シリコン基板301の表面に形成されたN型 ウエル402の表面に、素子分離用のフィールド酸化膜 403によって島状に分離された素子形成領域406を 形成する。ドライ熱酸化処理を施して素子形成領域40 10 6のシリコン基板401上にゲート酸化膜404を約1 0 nmの厚さに成長させ、さらにその上に多結晶シリコ ン膜405を熱酸化膜の全面に約200mmの厚さに堆 積する。その後、砒素イオンを多結晶シリコン膜405 の全面に10KeV、5×10''/cm'の条件で注入 し、続いて約8.00℃の熱処理によって砒素イオンを多 結晶シリコン膜405中に拡散させ、活性化させる。な お、この実施例ではノンドープの多結晶シリコン膜を堆 積した後にイオン注入を行なってN型にしているが、砒 素などをドープした多結晶シリコン膜を堆積するように してもよい。 ٠.

【0022】 (D) さらに、ゲート電極307、第10 サイドウォール308、第20 サイドウォール310及びフィールド酸化膜303をマスクとしてN型不純物イオンである砒素を50 Ke V、 6×10 ''/c m'の条件で注入した後、約850 ℃で約30 分間熱処理を施し、注入した砒素を拡散、活性化させてソース・ドレイン領域となるN'領域312、N領域311、N 領域309 を形成する。

【0025】 (B) 次に、多結晶シリコン膜405とゲ 一ト酸化膜404を写真蝕刻法を用いてパターン化し、 ゲート電極407を形成する。次に、基板全面にCVD 法などの方法で耐酸化性の材料であるシリコン窒化膜を 約10nmの厚さに堆積し、RIEなどの方法でエッチ バックを行なって厚さ約10mmの第1のサイドウォー ル408を形成する。なお、本実施例では耐酸化性膜と してシリコン窒化膜を用いたが、耐酸化性の材料であれ ばこれに限るものではない。ここで、ゲート電極側面を 耐酸化性のサイドウォール408で被覆したことで、外 部からゲート酸化膜404への酸素の供給を遮断するこ とができるため、ゲートバーズビークが発生せず、デバ イス特性を劣化させることがなくなる。次に、基板全面 にCVD法などの方法でシリコン酸化膜を約100nm の厚さに堆積し、RIEなどの方法でエッチパックを行 なって厚さ約100nmの第2のサイドウォール409 を形成する。なお、本実施例ではシリコン酸化膜を用い たが、多結晶シリコンなどのシリコン膜であってもよ

【0023】(E) その後、シリコン基板全面にCVD 法などの手段によってNSG膜を約300nmの厚さに 堆積した後、BPSG膜を約500nmの厚さに堆積 し、熱処理によって平坦化することで層間絶縁膜313 い。シリコン酸化膜又はシリコン膜のサイドウォールを 形成することで、シリコン基板への応力を軽微にするこ とができる。

【0026】(C)ゲート電極407、第1のサイドウォール408、第2のサイドウォール409及びフィールド酸化膜403をマスクとしてP型不純物イオンであるBF.を15KeV、1×10"/cm"の条件で注入した後、約850℃で約30分間熱処理を施し、注入したBF.を拡散、活性化させてソース・ドレイン領域となるP"領域410を形成する。その後、シリコン基板全面にCVD法などの手段によってNSG膜を約300

20

30

40

10

nmの厚さに堆積した後、BPSG膜を約500nmの 厚さに堆積し、熱処理によって平坦化することで層間絶 緑膜411を形成する。その後、コンタクトホールの開 口、及び配線412の形成工程を経てPチャネルMOS FETが完成する。

[0027]

【実施例3】図5により本発明をCMOS半導体装置に 適用した実施例を製造方法とともに示す。この実施例は 実施例1のNチャネルMOSFETと実施例2のPチャ ネルMOSFETとを独立に設計できるようにして、バ 10 ランスのよいCMOS構造を得るようにしたものであ る。

【0028】(A)P型シリコン基板501の表面に形 成されたP型ウエル502とN型ウエル503の表面 に、素子分離用のフィールド酸化膜520によって島状 に分離された素子形成領域506,507をそれぞれ形 成する。ドライ熱酸化処理を施して素子形成領域のシリ コン基板501上にゲート酸化膜504を約10nmの 厚さに成長させ、さらにその上に多結晶シリコン膜50 5を熱酸化膜の全面に約200nmの厚さに堆積する。 その後、砒素イオンを多結晶シリコン膜505の全面に 10 Ke V、5×10 1/c m の条件で注入し、続い て約800℃の熱処理によって砒素イオンを多結晶シリ コン膜505中に拡散させ、活性化させる。なお、この 実施例ではノンドープの多結晶シリコン膜を堆積した後 にイオン注入を行なってN型にしているが、砒素などを ドープした多結晶シリコン膜を堆積するようにしてもよ 10. 大学生 计文字符数 5

【0029】(B)次に、多結晶シリコン膜505とゲ ート酸化膜504を写真触刻法を用いてパターン化し、 ゲート電極508を形成する。PチャネルMOSFET となる領域507をフォトレジストなどでマスクし、N チャネルMOSFETとなる領域506に対して、ゲー ト電極508及びフィールド酸化膜520をマスクとし てN型不純物イオンである砒素を30KeV、1×10 ''/cm'の条件で注入し、N 領域510を形成する。 つぎに、PチャネルMOSFETとなる領域507をマ スクしていたフォトレジストなどを除去した後、基板全 面にCVD法などの方法で耐酸化性の材料であるシリコ ン窒化膜を約10nmの厚さに堆積し、RIEなどの方 法でエッチパックを行なって厚さ約10nmの第1のサ イドウォール509を形成する。なお、本実施例では耐 酸化性膜としてシリコン窒化膜を用いたが、耐酸化性の 材料であればこれに限るものではない。ここで、ゲート 電極側面を耐酸化性のサイドウォール509で被覆した ことで、外部からゲート酸化膜504への酸素の供給を 遮断することができるため、ゲートパーズビークが発生 せず、デバイス特性を劣化させることがなくなる。続い て、PチャネルMOSFETとなる領域507をフォト

となる領域506に対して、ゲート電極508、第1の サイドウォール509及びフィールド酸化膜520をマ スクとしてN型不純物イオンである砒素を40KeV、 3×10¹⁴/cm¹条件で注入し、N型領域512を形 成する。つぎに、PチャネルMOSFETとなる領域5 07をマスクしていたフォトレジストなど511を除去 した後、基板全面にCVD法などの方法でシリコン酸化 膜を約100mmの厚さに堆積し、RIEなどの方法で エッチバックを行なって厚さ約100nmの第2のサイ ドウォール514を形成する。なお、本実施例ではシリ コン酸化膜を用いたが、多結晶シリコンなどのシリコン 膜であってもよい。

【0030】(C)再び、PチャネルMOSFETとな る領域507をフォトレジストなど515でマスクし、 NチャネルMOSFETとなる領域506に対して、ゲ ート電極508、第1のサイドウォール509、第2の サイドウォール514及びフィールド酸化膜303をマ スクとしてN型不純物イオンである砒素を50KeV、 6×10''/cm'の条件で注入する。

【0031】(D)今度は、NチャネルMOSFETと なる領域506をフォトレジストなど517でマスク し、PチャネルMOSFETとなる領域507に対し て、ゲート電極508、第1のサイドウォール509、 第2のサイドウォール514及びフィールド酸化膜30 3をマスクとしてP型不純物イオンであるBF,を15 KeV、1×10"/cm'の条件で注入する。その 後、約850℃で約30分間熱処理を施し、注入した砒 素、ポロンを拡散、活性化させてソース・ドレイン領域 となるN'領域513、P'領域516のほか、N領域5 12、N 領域510を形成する。その後、シリコン基 板全面にCVD法などの手段によってNSG膜を約30 0 nmの厚さに堆積した後、BPSG膜を約500nm の厚さに堆積し、熱処理によって平坦化することで層間 絶縁膜517を形成する。その後、コンタクトホールの 開口、及び配線518の形成工程を経てCMOS半導体 装置が完成する。

[0032]

【発明の効果】本発明のMOS型半導体装置は、ゲート 電極の側面に耐酸化性絶縁膜からなる第1のサイドウォ ールを備えているので、ゲート電極側面からゲート酸化 膜への酸素の侵入を遮断することができるため、ゲート パーズビークの発生を防止することができ、デパイスの 特性劣化を防止することができる。本発明のNチャネル MOS型半導体装置は、ゲート電極、第1のサイドウォ ール、第2のサイドウォールをそれぞれマスクとしてイ オン注入を行ない、チャネル領域から高濃度不純物拡散 層までの不純物濃度を徐々に濃くすることができ、低濃 度領域でのホットキャリア発生によるデバイス劣化を一 層有効に防ぐことができる。また、ゲート電極側面のサ レジストなど511マスクし、NチャネルMOSFET 50 イドウォールが2層になっているので、PチャネルMO

12

S型半導体装置とNチャネルMOS型半導体装置の実効 チャネル長を最適化することができ、パランスのよいC MOS半導体装置を構成することができる。

【図面の簡単な説明】

【図1】従来のMOS型半導体装置のLDD構造を示す 断面図である。

【図2】ゲート長に対するしきい値電圧変化を示す図で ある。

【図3】本発明をNMOSFETに適用した実施例を製造方法とともに示す工程断面図である。

【図4】本発明をPMOSFETに適用した実施例を製造方法とともに示す工程断面図である。

【図5】本発明をCMOS半導体装置に適用した実施例

を製造方法とともに示す工程断面図である。

【符号の説明】

3 0 1, 4 0 1, 5 0 1 シリコン基板

302,402,503,504 ウエル

304,404,504 ゲート酸化膜

307,407,508 ゲート電極

308,408,509 第1のサイドウォール

310,409,514 第2のサイドウォール

309,510 N 領域


0 311,512 N領域


3 1 2 , 5 1 3 N'領域

410,516 P'領域


【図1】

【図2】






[図3]



【図4】



【図5】

